Les memoires

[khadi8]

salut
j'ai un exercice sur les memoire le voici
nous souhaitons realiser une mémoire de 128 Moctete, contenant des mots de 32 bits
nous disposons pour cela de boitiers mémoire de taille 2M mots de 16 bits chacun
donner le shéma de la mémoire réalisé en précisant les tailles des registres d'adresse et données, ainsi que toutes les interconnexions nécessaire

voila ce que j'ai fait

1/ memoire a realiser m=128Mo=128x2^(20)x8 bits=2^(30) bits
m=2^(30) / 32 =2^(25) mots
n=32 bits

m'=2x2^(20) mot
n'=16 bits

p=m/m'=8 (extension ligne)
q=n/n'=2 (extension colonne )

nbre de boitier = pxq=16

taille de bus d'adresse m'=2^(22) donc k=22 bits
taille de bus de donnée n=16 bits

ce que je sais pas faire c'est le schéma bref je sais pas ou mettre ce que j'ai trouver sur le schéma
qui pourra compléter mon schéma
merci

sur mon schéma j'ai pas dessiner les 16 boitier j fais des pontier ce qui m'intéresse c'est les interconnexions et ou mettre mes donnée le k et le n

[buzard]

Salut,

Réduit la taille de ton image stp,

A quel échelle d'abstraction tu veux faire ton schéma? est-ce que tu distingue les parties opératives et les parties commande?
dans quel cas tu dois représenter distinctement le bus de contrôle et le bus de donnée

reprend ton cours sur la représentation schématique des ram, tu verra ou brancher les blocs d'adresse. Et puis suivant la technologie CMOS utilisé tu aura des variantes (surtout au niveau des contrôleurs de bus) et la facon de multiplexer les données et les adresses.

la vision classique, si je m'en rappel bien, est de router le signal vers les bons blocs de ram en utilisant un demux sur l'adresse des données (qui va filtrer sur les bits de poids fort)

Avec les techno CMOS qui peuvent effectuer deux lecture/ecriture en un cycle d'horloge, il faut doubler les contrôleurs sur chaque canal (on représente ces rams avec deux languettes d'entrée)