Mémoire Cache

[johnashhh]

Bonjour,
J'ai un exercice que je ne sais pas par où commencer. Merci de m'aider!

On considère une mémoire cache de 32 ko associative par ensembles de 2. L’adresse mémoire est sur 24 bits, les cases adressées sont d’un octet et les blocs (ou lignes) de cache sont de 64 octets. La cache utilise LRU, le
« write-back » et le « write-no-allocate ».

En supposant la cache initialement vide, dites pour chaque accès quel est son ensemble et son « tag », s’il causera une lecture et/ou une écriture en mémoire principale, et indiquez quel sera le contenu de la mémoire de « tag » à la fin, pour la séquence suivante (R pour lecture, W pour écriture, suivi de l’adresse en hexadécimale) : R000001 (16), R010000 (16), W000010 (16), W100000 (16), R000100 (16), R004000 (16), R008000 (16).